Processeurs de signaux et logique programmable
Code UE : ELE119
- Cours + travaux pratiques
- 6 crédits
- Volume horaire de référence
(+ ou - 10%) : 50 heures
Responsable(s)
Christophe ALEXANDRE
Public, conditions d’accès et prérequis
Avoir un niveau bac + 2, posséder des connaissances en électronique numérique combinatoire et séquentielle, en traitement de signal, en assembleur sur microprocesseur et avoir déjà utilisé un langage évolué tel que Basic, Fortran, C, Pascal...
Présence et réussite aux examens
Pour l'année universitaire 2021-2022 :
- Nombre d'inscrits : 27
- Taux de présence à l'évaluation : 74%
- Taux de réussite à l'évaluation : 75%
Objectifs pédagogiques
- Compléter sa formation en électronique numérique.
- Programmer un processeur de signal (DSP) en C et en assembleur, pour réaliser des traitements en temps réel.
- Connaître les outils et les techniques de programmation de différents composants logiques programmables, principalement les FPGA, ainsi que les bases du langage VHDL.
Contenu
ELE119 est composée aux 2/3 de travaux pratiques.
Processeur des signaux (DSP)
Processeur des signaux (DSP)
- Architecture des DSP, différences par rapport aux microprocesseurs
- Chaîne d'acquisition et de traitement du signal,
- Programmation en virgule fixe, notions d'optimisation et de profiling
- Le DSP Texas TMS320C6713 : architecture, carte de développement, outil de développement (Code Composer)
- Mise en œuvre de filtrages numériques, synthèse directe de fréquence, modulation et démodulation en prenant en compte les contraintes temps réels.
- Découverte et utilisation de Code Composer.
- Les familles de circuits logiques programmables (PROM, PAL, EPLD, FPGA).
- La technologie propre à chaque famille.
- Les performances et les domaines d'utilisation.
- Les outils de travail :
- Saisie de schéma
- Synthèse logique et langage VHDL
- Simulation fonctionnelle et dynamique
- Implémentation du circuit et test
- Usage des outils XILINX.
Modalité d'évaluation
ELE119 est composée aux 2/3 de travaux pratiques. Les 4 séances de regroupement obligatoires servent à valider sur maquette FPGA/DSP les TP réalisés en simulation à la maison.
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.
Il y a 2 séances à la fin de la partie FPGA et 2 séances à la fin de la partie DSP. Un examen théorique d'environ une heure est organisé à la fin de chaque partie FPGA/DSP.
Bibliographie
- C. ALEXANDRE : Processeurs de signaux et logique programmable. 2 parties
- JESSE H. JENKINS : Designing with FPGAs and CPLDs (Prentice Hall)
- C. TAVERNIER : Circuits logiques programmables (Dunod)
Cette UE apparaît dans les diplômes et certificats suivants
Rechercher une formation
RECHERCHE MULTI-CRITERES
Plus de critères de recherche sont proposés:
-
Vous pouvez sélectionner des formations, en recherchant une chaîne de caractères présente dans l’intitulé ou dans les index (discipline ou métier visé): ex: "documenta".
Des index sont suggérés à partir du 3e caractère saisi, mais vous pouvez aussi saisir librement tout autre mot . - Les différents items sélectionnés sont croisés.
ex: "Comptabilité" et "Région Grand Est"
- Cette recherche s'effectue à travers toutes les fiches formation, y compris régionales. Les codes de ces dernières se distinguent par le suffixe de la région (ex: «-PDL pour Pays-de-la-Loire» ).
Par défaut, les fiches régionales reprennent le contenu de la fiche nationale correspondante, mais dans certains cas, comportent des informations spécifiques. - Certains diplômes se déclinent selon plusieurs parcours (codés à la fin: A, B,...). Pour afficher tous les parcours, tapez la racine du code (ex : « LG035 »).
- Dans tous les cas, veillez à ne pas insérer d'espace ni de caractère séparateur.
Plus de critères de recherche sont proposés:
- Type de diplôme
- Niveau d'entrée
- Modalité de l'enseignement
- Programmation semestrielle
Chargement du résultat...
Intitulé de la formation |
Type |
Modalité(s) |
Lieu(x) |
|
---|---|---|---|---|
Lieu(x)
À la carte
|
||||
Intitulé de la formation
Diplôme d'ingénieur Spécialité Automatique et robotique Parcours Mécatronique
|
Type
Diplôme d'ingénieur
|
Lieu(x)
À la carte
|
||
Intitulé de la formation
Diplôme d'ingénieur Systèmes électroniques
|
Type
Diplôme d'ingénieur
|
Lieu(x)
À la carte
|
||
Intitulé de la formation
Responsable opérationnel en électronique
|
Lieu(x)
À la carte
|
|||
Intitulé de la formation | Type | Modalité(s) | Lieu(x) |
Contact
EPN03 - Easy
292 rue Saint-Martin 11-B-2
75141 Paris Cedex 03
Tel :01 40 27 24 81
Virginie Dos Santos Rance
292 rue Saint-Martin 11-B-2
75141 Paris Cedex 03
Tel :01 40 27 24 81
Virginie Dos Santos Rance
Voir le site
Voir le calendrier, le tarif, les conditions d'accessibilité et les modalités d'inscription dans le(s) centre(s) d'enseignement qui propose(nt) cette formation.
Code UE : ELE119
- Cours + travaux pratiques
- 6 crédits
- Volume horaire de référence
(+ ou - 10%) : 50 heures
Responsable(s)
Christophe ALEXANDRE
Dans la même rubrique
- Accueil
- Actualités de la formation
- Comment se former et se financer?
- Rechercher par discipline
- Rechercher par métier
- Rechercher par région
- Catalogue national des formations
- Catalogue de la formation ouverte à distance
- Catalogue des stages
- Catalogue de l'alternance
- Valider ses acquis
- Notre engagement qualité