System on Chip

Code UE : USEA19

  • Cours
  • 2 crédits

Responsable(s)

Anne-Laure BILLABERT

Catherine ALGANI

Public, conditions d’accès et prérequis

L'avis des auditeurs

Les dernières réponses à l'enquête d'appréciation pour cet enseignement :

Objectifs pédagogiques

Apprendre à concevoir un dispositif électronique complet implanté dans un composant programmable de type FPGA incorporant un processing system ARM (FPGA Zynq de Xilinx). 
Maîtriser les aspects de 'co-design' de ces systèmes (développement conjoint matériel/logiciel).

Compétences visées

Être capable de concevoir les aspects matériel et logiciel d'un système complet, embarqué dans un composant programmable de type Zynq. 
Être capable de maîtriser les outils et les méthodologies de conception de ces systèmes (Vivado + SDK Eclipse).

Contenu

Le cours abordera 6 aspects du développement FPGA (PL) + ARM (PS) : 
1) Le PS standalone, les MIO
2) Le PS et la PL, les EMIO
3) Le PS et la PL, les AXI GPIO
4) La PL seule, DAC + ADC
5) Le PS standalone, les interruptions
6) Le PS et la PL, les accès DMA

Modalité d'évaluation

Evaluation sur 6 rapports de TP

Cette UE apparaît dans les diplômes et certificats suivants

Chargement du résultat...
Patientez
Intitulé de la formation
Type
Modalité(s)
Lieu(x)
Lieu(x) Alternance
Lieu(x) Paris
Intitulé de la formation Type Modalité(s) Lieu(x)

Contact

EPN - Secrétariat EASY
292 Rue Saint Martin 11 B2 36
75003 Paris
Tel :01 40 27 24 81
Adrian Bontour

Voir les dates et horaires, les lieux d'enseignement et les modes d'inscription sur les sites internet des centres régionaux qui proposent cette formation

Enseignement non programmé s'il s'agit d'un diplôme, d'un certificat ou d'une UE ou enseignement qui ne fait jamais l'objet d'une programmation s'il s'agit d'une UA ou d'une US (le code formation commence alors par UA ou US).